

Digitaltechnik

7 Ein einfacher CISC-Prozessor



Revision 2.1

Die Y86 Instruction Set Architecture

Die Y86-ISA in C++


Eine sequenzielle Y86-Implementierung

Erweiterung: Vergleiche


Eine Y86-Implementierung mit Pipeline

I/O

Beschreibungs-Ebenen



Die Y86 Instruction Set Architecture



- ▶ Programme und Daten im selben Speicher (von Neumann Architektur)
- ▶ I/O ebenfalls über Speicherbus (memory-mapped I/O)

Sichtbare Register

RAM

- ▶ Enthält Daten und Programme

Datenregister

Index	0	1	2	3	4	5	6	7
Name	eax	ecx	edx	ebx	esp	ebp	esi	edi

Instruction Pointer (IP)

- ▶ Zeigt auf die nächste auszuführende Instruktion

Flag-Register (ZF, ...)

- ▶ Speichern Bedingungen für Sprungbefehle

Y86-Assembler

- ▶ Untermenge von Intels X86 Assembler

✓ Y86-Programme können auf X86-Maschinen ausgeführt werden (siehe Buch)

✗ I.A. nicht umgekehrt, da zu viele Befehle fehlen (aber: selbst ist der Student!)

Befehle

- ▶ **add/sub**: Addition/Subtraktion der Werte in zwei Registern; ZF wird gesetzt
- ▶ **RRmov**: Kopiert Wert von einem Register in ein anderes
- ▶ **RMmov**: Kopiert Wert von einem Register in das RAM
- ▶ **MRmov**: Kopiert Wert vom RAM in ein Register
- ▶ **jnz**: Springt zur angegebenen Adresse wenn ZF = 0
- ▶ **hlt**: Die Ausführung wird angehalten

Zugriffe auf das RAM

- ▶ Zugriffe auf das RAM erfolgen mit einem **Displacement**:

$$ea = esi + Displacement$$

- ▶ Das Displacement ist in der Instruktion einkodiert
- ▶ Der esi-Offset dient zur Implementierung von Arrays

Befehlsformate I

Mnemonic	Bedeutung	Opcode
add	RD ← RD + RS	01 11:RS:RD
sub	RD ← RD - RS	29 11:RS:RD
jnz	if(¬ZF) IP ← IP + Distance	75 Distance
RRmov	RD ← RS	89 11:RS:RD
RMmov	MEM[ea] ← RS	89 01:RS:110 Displacement
MRmov	RS ← MEM[ea]	8b 01:RS:110 Displacement
hlt		f4

Beispiel 1


add eax, edx

- ▶ Intel-Konvention: Das **Zielregister** steht immer **links**
- ▶ Das Zielregister ist auch ein Quellregister
- ▶ Semantik:

$$eax \leftarrow eax + edx$$

Beispiel 2

mov edx, [BYTE one+esi]



Semantik:

$$edx \leftarrow MEM[esi+17]$$

Wie funktionieren Sprungbefehle?

```

if (a==b) {
    T;
}
else {
    F;
}
    
```

→

```

mov eax, [BYTE a+esi]
mov ebx, [BYTE b+esi]
sub eax, ebx
jnz f
; Code für 'T'
mov eax, [BYTE one+esi]
add eax, eax
jnz e
f;
; Code für 'F'
e; ...
    
```

Beispiel

Adresse	Maschinencode	Assembler mit Mnemonics
00	29 F6	sub esi, esi
02	29 C0	sub eax, eax
04	29 DB	sub ebx, ebx
06	8B 56 17	1 mov edx, [BYTE one+esi]
09	01 D0	add eax, edx
0B	01 C3	add ebx, eax
0D	89 C1	mov ecx, eax
0F	8B 56 1B	mov edx, [BYTE ten+esi]
12	29 D1	sub ecx, edx
14	75 F0	jnz l
16	F4	hlt
17	01 00 0000	one dd l
1B	0A 00 0000	ten dd 10

Der NASM Assembler

- ▶ **Windows:**
`nasm -f win32 my_test.asm`
`link /subsystem:console /entry:start my_test.obj`
- ▶ **Linux:**
`nasm -f elf my_test.asm`
`ld -s -o my_test my_test.o`
- ▶ **MacOS:**
`nasm -f macho my_test.asm`
`ld -arch i386 -o my_test my_test.o`


Debugging mit GDB (Teil 1)

- ▶ `run`
Ausführung beginnen
- ▶ `x/[Anzahl] Label`
Speicherbereich ausgeben
- ▶ `x/[Anzahl]i Label`
Speicherbereich disassemblieren, z. B. `x/5i $pc`
- ▶ `info registers`
Werte der Register ausgeben
- ▶ `step`
Eine Instruktion ausführen


Debugging mit GDB (Teil 2)

- ▶ `break Label`
Breakpoint setzen
- ▶ `info break`
Breakpoints anzeigen
- ▶ `delete breakpoints Nummer`
Breakpoint löschen
- ▶ `continue` Die Ausführung fortsetzen

Debugging mit Visual Studio



Debugging mit XCode



Die Y86-ISA in C++

- ▶ Noch keine Implementierungsdetails
- ▶ Dient als Spezifikation und für Simulationen
- ▶ Sehr kompakt
- ▶ Sehr beliebte Modellierungstechnik in der Industrie!
- ▶ Unterschiedliche Modelle für Performance, Power, ...

ISA in C++ (1. Teil)

```
#define RD(I)      ((I) &0x07)
#define RS(I)      (((I) &0x38) >>3)
#define mod(I)     (((I) &0xc0) >>6)
#define EXTEND8(x) ((signed int)(signed char)(x))
```

Die Operatoren & und >> funktionieren wie in Verilog

ISA in C++ (2. Teil)

```
class cpu_Y86t {
public:
    cpu_Y86t():IP(0), ZF(false) { // Konstruktor: alles auf 0
        for(unsigned i=0; i<100; i++) MEM[i]=0;
5         for(unsigned j=0; j<8; j++) R[j]=0;
    }

    unsigned IP;           // Der Instruction Pointer
    unsigned char MEM[100]; // Hauptspeicher: 100 Adressen
10    unsigned R[8];       // Die Werte der 8 Register
    bool ZF;               // Flags

    void show(); // Zustand anzeigen
    void step(); // eine Instruktion ausführen
15    void run(); // Programm ausführen
};
```

ISA in C++ (3. Teil)

```
void cpu_Y86t::step() {
    unsigned ea;
    unsigned I0=MEM[IP], I1=MEM[IP+1], I2=MEM[IP+2];
    IP=IP+1;
5
    switch(I0) {
    case MRmov:
        if(mod(I1)==1) { // Memory zu Register
            IP+=2;
10            ea=R[6]+EXTEND8(I2);
            R[RS(I1)]=mem32(ea);
        }
        break;
}
```

ISA in C++ (4. Teil)

```
case RMmov:
    if(mod(I1)==1) // Register zu Memory
    {
        IP+=2;
5        ea=R[6]+EXTEND8(I2);
        MEM[ea+0]=(R[RS(I1)]&0xff);
        MEM[ea+1]=(R[RS(I1)]&0xff00)>>8;
        MEM[ea+2]=(R[RS(I1)]&0xff0000)>>16;
        MEM[ea+3]=(R[RS(I1)]&0xff000000)>>24;
10    }
    else if(mod(I1)==3) { // Register zu Register
        IP+=1;
        R[RD(I1)]=R[RS(I1)];
    }
15    break;
```

ISA in C++ (5. Teil)

```
case add:
    IP+=1;
    R[RD(I1)]+=R[RS(I1)];
    ZF=(R[RD(I1)]==0);
5    break;

case sub:
    IP+=1;
    R[RD(I1)]-=R[RS(I1)];
10    ZF=(R[RD(I1)]==0);
    break;

case jnz:
    IP+=1;
    if(!ZF) IP+=EXTEND8(I1);
15    break;

default:;
} }
```

ISA in C++: Beispielausgabe

```
MRmov edx, [ESI+0x17]

IP=9

eax=      9 ecx= ffffffff edx=      1 ebx=      2d
esp=      0 ebp=      0 esi=      0 edi=      0 ZF=0

MEM: 29 f6 29 c0 29 db 8b 56 17 1 d0 1 c3 89 c1 8b
      56 1b 29 d1 75 f0 f4 1 0 0 0 a 0 0 0 0
```


Eine sequenzielle Y86-Implementierung

- ▶ Brücke zwischen Digitaltechnik und Computerarchitektur
- ▶ einfachste, unrealistische Variante in Verilog
- ▶ zeigt nur prinzipielle Vorgehensweise (Separierung von Controller/Datenpfad, Pipeline)
- ✗ moderne Konzepte wie Out-of-Order Execution fehlen ganz
mehr dazu in der Vorlesung *Computer Architecture*

Aufteilung der Ausführung in 5 Phasen (Stufen)

- Instruction Fetch (IF)**
Lädt das Instruktionswort aus dem RAM in das Register IR
- Instruction Decode (ID)**
Lädt die Operanden aus dem Register File in die Register A und B, Inkrementierung des IPs
- Execute (EX)**
Ausführung einer evtl. add/sub Instruktion, Addressarithmetik für RAM-Zugriffe
- Memory (M)**
Zugriff auf das RAM
- Write-Back (WB)**
Speicherung des Ergebnisses von add/sub und MRmov im Register File

Strukturelle Implementierung



Sequenzielle Ausführung

- ▶ Wir implementieren zunächst eine sequenzielle Maschine: Die Stufen werden in der Reihenfolge IF – ID – EX – M – WB abgearbeitet
- ▶ Nicht alle Stufen werden von allen Instruktionen verwendet – so wird die Stufe M nur von MRmov bzw. MRmov verwendet
- ▶ Wir führen die Phase trotzdem aus

Sequenzielle Ausführung


Es sei I_1, I_2, \dots die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8
IF	I_1					I_2			
ID		I_1					I_2		
EX			I_1					I_2	
MEM				I_1					I_2
WB					I_1				

Beispiel: Ausführung von add

Takt: ①


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von add (1)

Takt: ①


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von add (2)

Takt: ①


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von add (3)

Takt: ②


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von add (4)

Takt: ③


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von add (5)

Takt: ④


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von **RMmov**

Takt: ⑤


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von **RMmov** (1)

Takt: ⑤


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von **RMmov** (2)

Takt: ⑥


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von **RMmov** (3)

Takt: ⑦


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von **RMmov** (4)

Takt: ⑧


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von **RMmov** (5)

Takt: ⑨


Programm:
 add edx, ebx
 mov [100+esi], edx



Beispiel: Ausführung von **jnz**

Takt: ①


Programm:
jnz 1
 Die Distanz sei 10



Beispiel: Ausführung von **jnz** (1)

Takt: ①


Programm:
jnz 1
 Die Distanz sei 10



Beispiel: Ausführung von **jnz** (2)

Takt: ②


Programm:
jnz 1
 Die Distanz sei 10



Beispiel: Ausführung von **jnz** (3)

Takt: ②


Programm:
jnz 1
 Die Distanz sei 10



Beispiel: Ausführung von **jnz** (4)

Takt: ③


Programm:
jnz 1
 Die Distanz sei 10




Beispiel: Ausführung von **jnz** (5)

Takt: ④

Programm:
jnz 1
 Die Distanz sei 10



Kontrolle für die sequentielle Implementierung



- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe
full₁: Instruction Fetch, *full₂*: Decode, *full₃*: Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe

Kontrolle in Verilog

```

reg [5:1] full ;
wire [4:0] ue={ full [4:1], full [5] };

always @(posedge clk)
    full = { ue[4], ue[3], ue[2], ue[1], ue[0] };

initial full = 'b10000;
    
```

Die Hardware der einzelnen Stufen

- ▶ IF: Instruktion vom Bus lesen
- ▶ ID: Dekodierung, nextIP
- ▶ EX: ALU, Berechnung der Flags
- ▶ MEM: Interface zum RAM
- ▶ WB: Ein Mux und das Register File

Instruction Fetch


```

reg [31:0] IR;

always @(posedge clk)
    if (ue[0]) IR=bus.in;
    
```

Dekodierung (Teil 1)

Wir verwenden maximal 24 Bits des Instruktionsworts:



```

wire [7:0] opcode=IR[7:0];
wire [1:0] mod=IR[15:14];
wire [4:0] RD=IR[10:8];
wire [4:0] RS=IR[13:11];
    
```

```

wire [31:0] distance={ { 24 { IR[15] } }, IR[15:8] };
wire [31:0] displacement={ { 24 { IR[23] } }, IR[23:16] };
    
```

Dekodierung (Teil 2)

```

wire load=opcode== 'h8b && mod==1;
wire move=opcode== 'h89 && mod==3;
wire store=opcode== 'h89 && mod==1;
wire add=opcode== 'h01;
wire sub=opcode== 'h29;
wire jnz=opcode== 'h75;
    
```

```

wire memory=load || store;
wire aluop=add || sub;
    
```

```

wire [4:0] Aad=memory?6:RD;
wire [4:0] Bad=RS;
    
```

Implementierung von nextIP


Zwei Fälle:

1. Der **jnz**-Sprungbefehl wird abgearbeitet und **ZF** ist *nicht* gesetzt („Branch taken“).

In diesem Fall wird der IP um die Länge der Instruktion und **zusätzlich** um den Wert des Distance-Feldes erhöht.

2. Sonst: IP um die Länge der Instruktion erhöhen

Implementierung von nextIP



nextIP in Verilog

```

wire btaken=jnz && !ZF;

wire [1:0] length=          memory?3:
    (aluop || move || jnz)?2:
    1;

always @(posedge clk)
    if (ue[1]) begin
        IP = IP+length;
        if (btaken) IP = IP+distance;
    end
    
```


Implementierung der ALU

Das ALU-Modul wird auf zweierlei Weise verwendet:

1. Berechnet das Ergebnis der ALU-Befehle **add** und **sub**. Das Ergebnis wird im Register C abgelegt.
2. Berechnet die Effective Address (ea) der Speicher-Befehle **MRmov** und **RMmov**. Die Adresse wird im Register MAR (Memory Address Register) abgelegt.

✓ Das spart einen Addierer.

Implementierung der ALU



Die ALU in Verilog

```

wire [31:0] ALU_op2=memory?displacement:sub?B:B;
wire [31:0] ALUout=A+ALU_op2+sub;
    
```

```

always @(posedge clk)
    if (ue[2]) begin
        MAR = ALUout;
        C = move?B:ALUout;
        MDRw = B;
        if (aluop) ZF = (ALUout==0);
    end
    
```

Die Memory-Stufe

```

reg [31:0] MDRr;

always @(posedge clk)
    if (ue[3] && load) MDRr=bus.in;

5 assign bus_WE=ue[3] && store;
assign bus_A=ue[3]?MAR:ue[0]?IP:0;
assign bus_RE=ue[0] || (ue[3] && load);
    
```

Die Writeback-Stufe

```

reg [31:0] R[7:0];

assign Aop=R[Aad];
assign Bop=R[Bad];

5 always @(posedge clk)
    if (ue[4])
        if (aluop || move || load)
            R[load?RS:RD]=load?MDRr:C;
    
```

Erweiterung: Vergleiche

Wir hätten gerne Befehle für

```
if (a < b) { ... }
```

Das hängt offensichtlich vom Vorzeichen ab:

mit Vorzeichen	ohne Vorzeichen
$0 > -7$	$0 < 9$
$[[0000]] > [[1001]]$	$(0000) < (1001)$

Vergleiche von Zahlen ohne Vorzeichen

Vorzeichenlose Binärzahlen:

$$\langle a \rangle < \langle b \rangle \iff \langle a \rangle - \langle b \rangle < 0$$

Erinnerung: $-b = (\neg b) + 1$

Wir bekommen das „+1“ indem wir $c_0 = 1$ setzen.

Wir rechnen mit einem zusätzlichen Bit („zero extension“):

$$\begin{array}{r}
 0 \quad a_{n-1} \quad \dots \quad a_1 \quad a_0 \\
 + \quad 1 \quad \neg b_{n-1} \quad \dots \quad \neg b_1 \quad \neg b_0 \\
 \hline
 c_n \quad c_{n-1} \quad \dots \quad c_1 \quad 1 \quad (\text{Übertragsbits}) \\
 = \quad s_n \quad s_{n-1} \quad \dots \quad s_1 \quad s_0 \quad (\text{Summe})
 \end{array}$$

Also: $\langle a \rangle - \langle b \rangle < 0 \iff s_n \iff \neg c_n$

Vergleiche von Zahlen mit Vorzeichen

Zweierkomplement:

$$[a] < [b] \iff [a] - [b] < 0$$

Wir rechnen mit einem zusätzlichen Bit („sign extension“):

$$\begin{array}{r}
 a_{n-1} \quad a_{n-1} \quad \dots \quad a_1 \quad a_0 \\
 + \quad \neg b_{n-1} \quad \neg b_{n-1} \quad \dots \quad \neg b_1 \quad \neg b_0 \\
 \hline
 c_n \quad c_{n-1} \quad \dots \quad c_1 \quad 1 \quad (\text{Übertragsbits}) \\
 = \quad s_n \quad s_{n-1} \quad \dots \quad s_1 \quad s_0 \quad (\text{Summe})
 \end{array}$$

Also:

$$[a] - [b] < 0 \iff s_n \iff a_{n-1} \oplus \neg b_{n-1} \oplus c_n \iff s_{n-1} \oplus c_{n-1} \oplus c_n$$

Zusätzliche Flags: CF, SF, OF

Wir¹ führen drei zusätzliche Flags für arithmetische Operationen ein:

- ▶ CF: Das Carry-Flag (c_n bei Addition, $\neg c_n$ bei Subtraktion)
- ▶ SF: Das Sign-Flag (s_{n-1})
- ▶ OF: Das Overflow-Flag ($c_n \oplus c_{n-1}$)

¹d.h. Intel

Beispiele (Teil 1)

$$\begin{array}{r}
 000\dots000 = 0 \\
 + 000\dots001 = 1 \\
 \hline
 0000\dots000 \\
 = 000\dots001 = 1 \\
 \text{ZF} = 0, \text{CF} = 0, \text{SF} = 0, \text{OF} = 0 \\
 \\
 000\dots001 = 1 \\
 - 000\dots001 = 1 \\
 \hline
 1111\dots111 \\
 = 000\dots000 = 0 \\
 \text{ZF} = 1, \text{CF} = 0, \text{SF} = 0, \text{OF} = 0 \\
 \\
 111\dots111 = -1 \\
 + 000\dots010 = 2 \\
 \hline
 1111\dots110 \\
 = 000\dots001 = 1 \\
 \text{ZF} = 0, \text{CF} = 1, \text{SF} = 0, \text{OF} = 0
 \end{array}$$

Beispiele (Teil 2)

$$\begin{array}{r}
 011\dots111 = 2^{n-1} - 1 \\
 + 000\dots001 = 1 \\
 \hline
 0111\dots110 \\
 = 100\dots000 = 2^{n-1} \\
 \text{ZF} = 0, \text{CF} = 0, \text{SF} = 1, \text{OF} = 1 \\
 \\
 100\dots000 = -2^{n-1} \\
 - 000\dots001 = 1 \\
 \hline
 1000\dots001 \\
 = 011\dots111 = 2^{n-1} - 1 \\
 \text{ZF} = 0, \text{CF} = 0, \text{SF} = 0, \text{OF} = 1
 \end{array}$$

Sprungbefehle für Vergleiche

Befehl	Flags
jz, je	ZF
jnz, jne	¬ZF
jnae, jnb	CF
jae, jnb	¬CF
jna, jbe	CF ∨ ZF
ja, jnbe	¬(CF ∨ ZF)
jnge, jl	SF ⊕ OF
jge, jnl	¬(SF ⊕ OF)
jng, jle	((SF ⊕ OF) ∨ ZF)
jg, jnle	¬((SF ⊕ OF) ∨ ZF)
jmp short	unbedingt

n = not, z = zero, e = equal,
g = greater, l = less, a = above, b = below
d.h. jnbe = jump if not (below or equal)

Sprungbefehle für Vergleiche

```

sub ax, bx
Jxxx Ziel
...
Ziel:

```

Springen bei	mit Vorzeichen	ohne Vorzeichen
ax = bx	je	je
ax ≠ bx	jne	jne
ax > bx	jg	ja
ax ≥ bx	jge	jae
ax < bx	jl	jb
ax ≤ bx	jle	jbe

Beispiel Sprungbefehle

```

start sub esi, esi ; Arrayindex
      mov edx, [BYTE Intmax+esi] ; Minimum
      mov ecx, [BYTE Top+esi] ; Oberster Index
      sub ebx, ebx ; Zaehler
5     L   mov eax, ebx
      sub eax, ecx
      jae end ; Zaehler>=Top?
10    mov esi, ebx
      mov edi, [BYTE Array+esi] ; edi:=array[ebx]
      mov eax, edi
      sub eax, edx
15    jge skip ; array[ebx]>=Minimum?
      mov edx, edi ; Minimum:=array[ebx]
skip sub esi, esi
20    mov eax, [BYTE Four+esi]
      add ebx, eax ; Zaehler+=4
      jmp near L
25   end hlt

```

Beispiel Sprungbefehle (Teil 2)

```

Four dd 4
Top dd 40
Array dd 1, 2, 3, 4, 5, 6, -7, 8, 9, 10
Intmax dd 0x7fffffff

```

Opcodes der Vergleichsbefehle

Befehl	Opcode	Flags
jz, je	74 01110100	ZF
jnz, jne	75 01110101	¬ZF
jnae, jb	72 01110010	CF
jae, jnb	73 01110011	¬CF
jna, jbe	76 01110110	CF ∨ ZF
ja, jnbe	77 01110111	¬(CF ∨ ZF)
jnge, jl	7c 01111100	SF ⊕ OF
jge, jnl	7d 01111101	¬(SF ⊕ OF)
jng, jle	7e 01111110	((SF ⊕ OF) ∨ ZF)
jpg, jnle	7f 01111111	¬((SF ⊕ OF) ∨ ZF)
jmp short	eb 11101011	unbedingt

Erweiterung Simulator (Teil 1)

```

class cpu_Y86t {
public:
    cpu_Y86t(): IP(0)
    {
        ...
        ZF=SF=OF=CF=false;
    }

    bool ZF, SF, OF, CF;           // Flags
};

```

Erweiterung Simulator (Teil 2)

```

void cpu_Y86t::step() {
    unsigned ea;
    unsigned I0=MEM[IP], I1=MEM[IP+1], I2=MEM[IP+2];
    IP=IP+1;

    switch(I0) {
        ...
        case jg:
            IP+=1; if(!((SF^OF) || ZF)) IP+=EXTEND8(I1); break;

        case jz:
            IP+=1; if(ZF) IP+=EXTEND8(I1); break;

        case jnz:
            IP+=1; if(!ZF) IP+=EXTEND8(I1); break;
        ...
    }
}

```

Erweiterung Simulator (Teil 3)

```

void cpu_Y86t::add_sub(
    unsigned &dest, unsigned src, bool sub)
{
    unsigned long long result;

    if(sub)
        result=(unsigned long long)dest-(unsigned long long)src;
    else
        result=(unsigned long long)dest+(unsigned long long)src;

    ZF=((unsigned long)result==0);
    SF=sign32(result);
    CF=result&0x100000000ULL;
    OF=CF^SF^sign32(dest)^sign32(src);

    dest=result;
}

```

Erweiterung Simulator (Teil 4)

```

case add:
    IP+=1;
    add_sub(R[RD(I1)], R[RS(I1)], false);
    break;

case sub:
    IP+=1;
    add_sub(R[RD(I1)], R[RS(I1)], true);
    break;

```

Erweiterung Hardware (Teil 1)

```

wire jb =opcode=='h72;
wire jae=opcode=='h73;
wire jbe=opcode=='h76;
wire ja =opcode=='h77;
wire jl =opcode=='h7c;
wire jge=opcode=='h7d;
wire jle=opcode=='h7e;
wire jg =opcode=='h7f;
wire jz =opcode=='h74;
wire jnz=opcode=='h75;
wire jmp_short=opcode=='heb;
wire branch=jb || jae || jbe || ja || jl || jge ||
jle || jg || jz || jnz || jmp_short;

```

Erweiterung Hardware (Teil 2)

```

wire btaken=
    jb ? CF:
    jae? !CF:
    jbe? CF||ZF:
5    ja ? !(CF||ZF):
    jl ? SF^OF:
    jge? !(SF^OF):
    jle? (SF^OF)||ZF:
    jg ? !((SF^OF)||ZF):
10   jz ? ZF:
    jnz? !ZF:
    jmp.short;
    
```

Erweiterung Hardware (Teil 3)

```

reg ZF, CF, OF, SF;

wire [31:0] ALU_op2=memory?displacement:sub?B:B;
wire [32:0] ALUout=A+ALU_op2+sub;
5
always @(posedge clk)
    if (ue[2]) begin
        ...
        if (aluop) begin
10           ZF=(ALUout[31:0]==0);
              CF=ALUout[32]^sub;
              SF=ALUout[31];
              OF=ALUout[32]^ALUout[31]^A[31]^ALU_op2[31];
        end
15    end
    
```

Ausblick

Weitere mögliche Erweiterungen:

- ▶ Stack: push, pop
- ▶ Funktionen: call, ret
- ▶ Indirekte Sprünge
(Zieladresse kommt aus einem Register oder aus dem RAM)
- ▶ Weitere Adressierungsmodi:

```

mov eax, [esi]
mov eax, [4*esi]
mov eax, [Konstante]
    
```

- ▶ Konstanten in ALU-Befehlen:

```

mov eax, 1
add eax, 1
    
```

- ▶ Abkürzungen: inc, dec

Pipelining

- ▶ Erhöhung des Instruktionsdurchsatzes mit der Fließband-Idee
- ▶ Standard-Technik in allen modernen Schaltungen
(auch GPUs, Video, ...)

Pipelining

Zeit	0	1	2	3	4	5
IF	I_1	I_2	I_3	I_4	I_5	I_6
ID		I_1	I_2	I_3	I_4	I_5
EX			I_1	I_2	I_3	I_4
MEM				I_1	I_2	I_3
WB					I_1	I_2

Pipelining Performance

Performance:

$$IPC \cdot \frac{1}{\tau}$$

$$IPC \approx 1$$

$$\tau \approx D_{FF} + \frac{D}{n}$$

wobei:

- IPC : Instructions per Cycle
- τ : Zykluszeit
- n : Stufen
- D : Kombinatorisches Delay ohne Pipeline-Register

Pipelining

- ✗ Pipelining kann verhindert werden durch:
 - ▶ Ressourcenkonflikte
 - ▶ Daten- und Kontrollabhängigkeiten

Ressourcenkonflikte werden zunächst durch **Replikation** behoben; falls dies nicht möglich ist, müssen Stall-Cycles eingefügt werden.

Ressourcenkonflikte

Q: Welche Ressourcen teilen sich die Stufen unserer Pipeline?

A: Den Systembus, bzw. das RAM (in den Stufen IF und MEM)!

Q: Was tun?

A: Die meisten Prozessoren haben einen L1-Cache der zwei (Lese-)Zugriffe gleichzeitig erlaubt!

(Oder gleich einen getrennten I- und D-Cache)

Daten- und Kontrollabhängigkeiten

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	0
IF	mov ebx, [esi]
ID	
EX	
MEM	
WB	
Zeit	1
IF	add eax, ebx
ID	mov ebx, [esi]
EX	
MEM	
WB	

Forwarding

✗ Die „Pipeline-Bubbles“ verlangsamen offensichtlich die Ausführung

- ▶ Ähnliches Problem: ALU-Operation direkt gefolgt von **jz/jnz**
- ▶ Beobachtung: Tritt gdw. auf, wenn Instruktion in der Phase ID Daten braucht, die noch nicht geschrieben worden sind
- ▶ Lösung: **Forwarding**

Forwarding

1. Vergleiche Quellregister der Instruktion in Stufe 2 mit den Zielregistern der Instruktionen in den Stufen 3, 4, und 5

2. Falls mehrere Übereinstimmungen:
nimm die **kleinste** Stufe mit Übereinstimmung

3. Falls Ergebnis noch nicht verfügbar, füge Bubble ein

Beispiel: MRmov in Stufe 2

I/O

- ▶ Viele moderne I/O Geräte sind über einen *seriellen Bus* mit dem System verbunden (USB, S-ATA)
- ▶ Implementierung: Shiftregister

Memory-Mapped I/O

Anbindung an die CPU:

- ▶ Das/die Register kann einfach als „RAM-Stück“ an die CPU angebunden werden
- ▶ Die Adresse wird idR automatisch vergeben (PCI)

- ▶ Man liest eine 0, falls keine Daten vorliegen.

Memory-Mapped I/O

Wie auslesen? Etwa so? (*polled-I/O*)

```
...  
unsigned char ch*((unsigned char *)0x10000);  
if(ch!=0) process_Key(ch);  
...
```

✗ verheizt Strom

Interrupts

- ▶ Interrupts: (vorübergehende) **Unterbrechung** des Programms

▶ Anwendungen:

- ▶ I/O ohne Polling
- ▶ Multitasking/multithreading
- ▶ auch: Exceptions

▶ Implementierung:

- ▶ Interrupt Request (IRQ) Signal an der CPU
- ▶ Interrupt Controller zur Verwaltung mehrerer Quellen

Interrupts

Effekt:

1. Sichert die aktuellen Werte des IP und der Flags auf einem Stack
2. Springt zum Programm das den Interrupt behandelt (→ Tabelle)
3. Rücksprung mit Spezialbefehl (IRET)