



Die Y86 Instruction Set Architecture

Die Y86-ISA in C++

Eine sequenzielle Y86-Implementierung

Erweiterung: Vergleiche

Eine Y86-Implementierung mit Pipeline

I/O


Instruction Set Architecture (ISA)

Architekturmodell

Register-Transfer-Ebene (RTL)

Gatterebene

Layout



- ▶ Programme und Daten im selben Speicher (von Neumann Architektur)
- ▶ I/O ebenfalls über Speicherbus (memory-mapped I/O)

## RAM

- ▶ Enthält Daten und Programme

## Datenregister

Index	0	1	2	3	4	5	6	7
Name	eax	ecx	edx	ebx	esp	ebp	esi	edi

## Instruction Pointer (IP)

- ▶ Zeigt auf die nächste auszuführende Instruktion

## Flag-Register (ZF, ...)

- ▶ Speichern Bedingungen für Sprungbefehle

- ▶ Untermenge von Intels X86 Assembler
- ✓ Y86-Programme können auf X86-Maschinen ausgeführt werden (siehe Buch)
- ✗ I.A. nicht umgekehrt, da zu viele Befehle fehlen (aber: selbst ist der Student!)

- ▶ **add/sub**: Addition/Subtraktion der Werte in zwei Registern; **ZF** wird gesetzt
  
- ▶ **RRmov**: Kopiert Wert von einem Register in ein anderes
- ▶ **RMmov**: Kopiert Wert von einem Register in das RAM
- ▶ **MRmov**: Kopiert Wert vom RAM in ein Register
  
- ▶ **jnz**: Springt zur angegebenen Adresse wenn **ZF** = 0
  
- ▶ **hlt**: Die Ausführung wird angehalten

- ▶ Zugriffe auf das RAM erfolgen mit einem **Displacement** :

$$ea = esi + \text{Displacement}$$

- ▶ Das Displacement ist in der Instruktion einkodiert
- ▶ Der esi-Offset dient zur Implementierung von Arrays

Mnemonic	Bedeutung	Opcode
<b>add</b>	$RD \leftarrow RD + RS$	<div style="display: flex; align-items: center;"> <div style="border: 1px solid black; padding: 5px; margin-right: 10px;">01</div> <div style="border: 1px solid black; padding: 5px; display: flex; align-items: center;"> <span style="margin-right: 5px;">7</span> <span style="margin-right: 5px;">6</span> <span style="margin-right: 5px;">3</span> <span style="margin-right: 5px;">0</span> <div style="display: flex; flex-direction: column; align-items: center;"> <div style="border-bottom: 1px solid black; width: 100%;"></div> <div style="display: flex; justify-content: space-between; width: 100%;"> <span>11</span> <span>RS</span> <span>RD</span> </div> </div> </div> </div>
<b>sub</b>	$RD \leftarrow RD - RS$	<div style="display: flex; align-items: center;"> <div style="border: 1px solid black; padding: 5px; margin-right: 10px;">29</div> <div style="border: 1px solid black; padding: 5px; display: flex; align-items: center;"> <div style="border-bottom: 1px solid black; width: 100%;"></div> <div style="display: flex; justify-content: space-between; width: 100%;"> <span>11</span> <span>RS</span> <span>RD</span> </div> </div> </div>
<b>jnz</b>	$if(\neg ZF)$ $IP \leftarrow IP + \text{Distance}$	<div style="display: flex; align-items: center;"> <div style="border: 1px solid black; padding: 5px; margin-right: 10px;">75</div> <div style="border: 1px solid black; padding: 5px; display: flex; align-items: center; width: 150px;"> <div style="border-bottom: 1px solid black; width: 100%;"></div> <div style="text-align: center;">Distance</div> </div> </div>
<b>RRmov</b>	$RD \leftarrow RS$	<div style="display: flex; align-items: center;"> <div style="border: 1px solid black; padding: 5px; margin-right: 10px;">89</div> <div style="border: 1px solid black; padding: 5px; display: flex; align-items: center;"> <div style="border-bottom: 1px solid black; width: 100%;"></div> <div style="display: flex; justify-content: space-between; width: 100%;"> <span>11</span> <span>RS</span> <span>RD</span> </div> </div> </div>
<b>RMmov</b>	$MEM[ea] \leftarrow RS$	<div style="display: flex; align-items: center;"> <div style="border: 1px solid black; padding: 5px; margin-right: 10px;">89</div> <div style="border: 1px solid black; padding: 5px; display: flex; align-items: center;"> <div style="border-bottom: 1px solid black; width: 100%;"></div> <div style="display: flex; justify-content: space-between; width: 100%;"> <span>01</span> <span>RS</span> <span>110</span> </div> </div> <div style="border: 1px solid black; padding: 5px; margin-left: 10px; text-align: center;">Displacement</div> </div>
<b>MRmov</b>	$RS \leftarrow MEM[ea]$	<div style="display: flex; align-items: center;"> <div style="border: 1px solid black; padding: 5px; margin-right: 10px;">8b</div> <div style="border: 1px solid black; padding: 5px; display: flex; align-items: center;"> <div style="border-bottom: 1px solid black; width: 100%;"></div> <div style="display: flex; justify-content: space-between; width: 100%;"> <span>01</span> <span>RS</span> <span>110</span> </div> </div> <div style="border: 1px solid black; padding: 5px; margin-left: 10px; text-align: center;">Displacement</div> </div>
<b>hlt</b>		<div style="border: 1px solid black; padding: 5px; display: flex; align-items: center; width: 150px;"> <div style="border-bottom: 1px solid black; width: 100%;"></div> <div style="text-align: center;">f4</div> </div>

## add eax, edx

- ▶ Intel-Konvention: Das Zielregister steht immer links
- ▶ Das Zielregister ist auch ein Quellregister
- ▶ Semantik:

$$\text{eax} \leftarrow \text{eax} + \text{edx}$$



```
if (a==b) {  
    T;  
}  
else {  
5    F;  
}
```

```
if (a==b) {  
    T;  
}  
else {  
5    F;  
}
```



```
mov eax, [BYTE a+esi]  
mov ebx, [BYTE b+esi]  
sub eax, ebx  
jnz f  
5 ;  
; Code für 'T'  
;  
mov eax, [BYTE one+esi]  
add eax, eax  
10 jnz e  
f ;  
; Code für 'F'  
;  
15 e ; ...
```

Adresse	Maschinencode	Assembler mit Mnemonics
00	29 F6	sub esi, esi
02	29 C0	sub eax, eax
04	29 DB	sub ebx, ebx
06	8B 56 17	1 mov edx, [BYTE one+esi]
09	01 D0	add eax, edx
0B	01 C3	add ebx, eax
0D	89 C1	mov ecx, eax
0F	8B 56 1B	mov edx, [BYTE ten+esi]
12	29 D1	sub ecx, edx
14	75 F0	jnz 1
16	F4	hlt
17	01 00 0000	one dd 1
1B	0A 00 0000	ten dd 10

► **Windows:**

```
nasm -f win32 my_test.asm  
link /subsystem:console /entry:start my_test.obj
```

► **Linux:**

```
nasm -f elf my_test.asm  
ld -s -o my_test my_test.o
```

► **MacOS:**

```
nasm -f macho my_test.asm  
ld -arch i386 -o my_test my_test.o
```

- ▶ `run`  
Ausführung beginnen
- ▶ `x/ [Anzahl] Label`  
Speicherbereich ausgeben
- ▶ `x/ [Anzahl]i Label`  
Speicherbereich disassemblieren, z. B. `x/5i $pc`
- ▶ `info registers`  
Werte der Register ausgeben
- ▶ `step`  
Eine Instruktion ausführen

- ▶ `break Label`  
Breakpoint setzen
- ▶ `info break`  
Breakpoints anzeigen
- ▶ `delete breakpoints Nummer`  
Breakpoint löschen
- ▶ `continue` Die Ausführung fortsetzen

The screenshot shows the Microsoft Visual Studio interface during a debugging session. The main window is titled "test (Debugging) - Microsoft Visual Studio". The menu bar includes File, Edit, View, Project, Build, Debug, Tools, Window, Community, and Help. The toolbar contains various icons for file operations and debugging. The Solution Explorer on the left shows a project named "test" with subfolders for Header Files, Resource Files, and Source Files. The Disassembly window is active, showing assembly code with addresses from 00401000 to 0040101C. The Registers window at the bottom left displays the current state of the CPU registers. The Breakpoints window at the bottom right shows two breakpoints set at addresses 0x0040101C and 0x00401002.

**Disassembly**

Address: 0040101c

Address	Instruction	Comment
00401000	sub	esi, esi
00401002	sub	eax, eax
00401004	sub	ebx, ebx
00401006	mov	edx, dword ptr [esi+40101Dh]
0040100C	add	eax, edx
0040100E	add	ebx, eax
00401010	mov	ecx, eax
00401012	mov	edx, dword ptr [esi+401021h]
00401018	sub	ecx, edx
0040101A	jne	00401006
0040101C	hlt	

**Registers**

Register	Value
EAX	0000000A
EBX	00000037
ECX	00000000
EDX	0000000A
ESI	00000000
EDI	00000000
EIP	0040101C
ESP	0022FFC4
EBP	0022FFFF
EFL	00000246

**Breakpoints**

Name	Condition	Hit Count
<input type="checkbox"/> 0x0040101C	(no condi...	break always (currently 0)
<input checked="" type="checkbox"/> 0x00401002	(no condi...	break always (currently 1)

Ready

# Debugging mit XCode

The screenshot shows the Xcode debugger interface. The title bar reads "asm start 0x00001fd8: xcodetest - Debugger". The main window is divided into three panes:

- Overview:** Shows the current thread as "Thread-1" and the instruction pointer as "asm start 0x00001fd8:1".
- Registers:** A table listing various registers and their values.
- Assembly:** A list of assembly instructions with their addresses and disassembled forms.

The assembly pane shows the following instructions:

```
0x00001fd8 <+0000> sub    %esi,%esi
0x00001fda <+0002> sub    %eax,%eax
0x00001fdc <+0004> sub    %ebx,%ebx
0x00001fde <+0006> mov    0x1ff5(%esi),%edx
0x00001fe4 <+0012> add    %edx,%eax
0x00001fe6 <+0014> add    %eax,%ebx
0x00001fe8 <+0016> mov    %eax,%ecx
0x00001fea <+0018> mov    0x1ff9(%esi),%edx
0x00001ff0 <+0024> sub    %edx,%ecx
0x00001ff2 <+0026> jne    0x1fde <start+6>
0x00001ff4 <+0028> hit
```

The register pane shows the following values:

Variable	Value	Summary
▶ Globals		
▼ Registers		
%eax	0x4	
%ebx	0xa	
%ecx	0xffffffffa	
%edx	0xa	
%esp	0xbffff8d4	
%ebp	0x0	
%esi	0x0	
%edi	0x0	
%eip	0x1fde	
%eflags	0x297	
%cs	0x17	
%ss	0x1f	
%ds	0x1f	
%es	0x1f	
%fs	0	
%gs	0x37	
▶ Vector Registers		
▶ x87 Registers		

The status bar at the bottom indicates "GDB: Stopped after step".

- ▶ Noch keine Implementierungsdetails
- ▶ Dient als Spezifikation und für Simulationen
- ▶ Sehr kompakt
- ▶ Sehr beliebte Modellierungstechnik in der Industrie!
- ▶ Unterschiedliche Modelle für Performance, Power, ...

---

```
#define RD(I)          ((I) & 0x07)
#define RS(I)          (((I) & 0x38) >> 3)
#define mod(I)         (((I) & 0xc0) >> 6)
#define EXTEND8(x)     ((signed int) (signed char) (x))
```

---

Die Operatoren `&` und `>>` funktionieren wie in Verilog

---

```
class cpu_Y86t {  
public:  
    cpu_Y86t():IP(0), ZF(false) { // Konstruktor: alles auf 0  
        for(unsigned i=0; i<100; i++) MEM[i]=0;  
5        for(unsigned j=0; j<8; j++) R[j]=0;  
    }  
  
    unsigned IP;           // Der Instruction Pointer  
    unsigned char MEM[100]; // Hauptspeicher: 100 Adressen  
10    unsigned R[8];       // Die Werte der 8 Register  
    bool ZF;             // Flags  
  
    void show(); // Zustand anzeigen  
    void step(); // eine Instruktion ausführen  
15    void run(); // Programm ausführen  
};
```

---

---

```
void cpu_Y86t::step() {  
    unsigned ea;  
    unsigned I0=MEM[IP], I1=MEM[IP+1], I2=MEM[IP+2];  
    IP=IP+1;  
5  
    switch(I0) {  
    case MRmov:  
        if(mod(I1)==1) { // Memory zu Register  
            IP+=2;  
10            ea=R[6]+EXTEND8(I2);  
            R[RS(I1)]=mem32(ea);  
        }  
        break;
```

---

---

```
case RMmov:
    if(mod(I1)==1) // Register zu Memory
    {
        IP+=2;
5      ea=R[6]+EXTEND8(I2);
        MEM[ea+0]=(R[RS(I1)]&0xff);
        MEM[ea+1]=(R[RS(I1)]&0xff00)>>8;
        MEM[ea+2]=(R[RS(I1)]&0xff0000)>>16;
        MEM[ea+3]=(R[RS(I1)]&0xff000000)>>24;
10     }
        else if(mod(I1)==3) { // Register zu Register
            IP+=1;
            R[RD(I1)]=R[RS(I1)];
        }
15     break;
```

---

```
case add:
    IP+=1;
    R[RD (I1) ]+=R[RS (I1) ];
    ZF= (R[RD (I1) ]==0) ;
5    break;

case sub:
    IP+=1;
    R[RD (I1) ]-=R[RS (I1) ];
10   ZF= (R[RD (I1) ]==0) ;
    break;

case jnz:
    IP+=1;
15   if (!ZF) IP+=EXTEND8 (I1) ;
    break;

default::
} }
```

---

```
MRmov edx, [ESI+0x17]
```

```
IP=9
```

```
eax=          9 ecx= ffffffff edx=          1 ebx=          2d  
esp=          0 ebp=          0 esi=          0 edi=          0 ZF=0
```

```
MEM: 29 f6 29 c0 29 db 8b 56 17 1 d0 1 c3 89 c1 8b  
      56 1b 29 d1 75 f0 f4 1 0 0 0 a 0 0 0 0
```

- ▶ Brücke zwischen Digitaltechnik und Computerarchitektur
- ▶ einfachste, unrealistische Variante in Verilog
- ▶ zeigt nur prinzipielle Vorgehensweise  
(Separierung von Controller/Datenpfad, Pipeline)
- ✗ moderne Konzepte wie Out-of-Order Execution fehlen ganz  
mehr dazu in der Vorlesung *Computer Architecture*

1. **Instruction Fetch (IF)**

Lädt das Instruktionswort aus dem RAM in das Register IR

1. **Instruction Fetch (IF)**

Lädt das Instruktionswort aus dem RAM in das Register IR

2. **Instruction Decode (ID)**

Lädt die Operanden aus dem Register File in die Register A und B,  
Inkrementierung des IPs

1. **Instruction Fetch (IF)**

Lädt das Instruktionswort aus dem RAM in das Register IR

2. **Instruction Decode (ID)**

Lädt die Operanden aus dem Register File in die Register A und B,  
Inkrementierung des IPs

3. **Execute (EX)**

Ausführung einer evtl. add/sub Instruktion,  
Addressarithmetik für RAM-Zugriffe

1. **Instruction Fetch (IF)**

Lädt das Instruktionswort aus dem RAM in das Register IR

2. **Instruction Decode (ID)**

Lädt die Operanden aus dem Register File in die Register A und B,  
Inkrementierung des IPs

3. **Execute (EX)**

Ausführung einer evtl. add/sub Instruktion,  
Addressarithmetik für RAM-Zugriffe

4. **Memory (M)**

Zugriff auf das RAM

1. **Instruction Fetch (IF)**

Lädt das Instruktionswort aus dem RAM in das Register IR

2. **Instruction Decode (ID)**

Lädt die Operanden aus dem Register File in die Register A und B,  
Inkrementierung des IPs

3. **Execute (EX)**


Ausführung einer evtl. add/sub Instruktion,  
Addressarithmetik für RAM-Zugriffe

4. **Memory (M)**

Zugriff auf das RAM

5. **Write-Back (WB)**

Speicherung des Ergebnisses von add/sub und MRmov im  
Register File



- ▶ Wir implementieren zunächst eine sequenzielle Maschine:  
Die Stufen werden in der Reihenfolge IF – ID – EX – M – WB abgearbeitet
  
- ▶ Nicht alle Stufen werden von allen Instruktionen verwendet – so wird die Stufe M nur von `RMmov` bzw. `MRmov` verwendet
  
- ▶ Wir führen die Phase trotzdem aus

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8
IF	$I_1$								
ID									
EX									
MEM									
WB									

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8
IF	[Yellow bar]								
ID		$I_1$							
EX	[Yellow bar]								
MEM	[White bar]								
WB	[Yellow bar]								

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8	
IF										
ID										
EX										
MEM										
WB										

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8	
IF										
ID										
EX										
MEM										
WB										

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8
IF									
ID									
EX									
MEM									
WB									

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8
IF						$I_2$			
ID									
EX									
MEM									
WB									

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8
IF									
ID									
EX									
MEM									
WB									

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8
IF									
ID									
EX									
MEM									
WB									

Es sei  $I_1, I_2, \dots$  die Folge der Instruktionen in Programmreihenfolge.

Zeit	0	1	2	3	4	5	6	7	8	
IF										
ID										
EX										
MEM										$I_2$
WB										


# Beispiel: Ausführung von `add`

Takt: ①

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```




# Beispiel: Ausführung von `add (1)`

Takt: ①

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```




# Beispiel: Ausführung von `add` (2)

Takt: ①

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```




# Beispiel: Ausführung von `add` (3)

Takt: ②

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```




# Beispiel: Ausführung von `add` (4)

Takt: ③

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```




# Beispiel: Ausführung von `add` (5)

Takt: ④

Programm:

`add edx, ebx`

`mov [100+esi], edx`




# Beispiel: Ausführung von RMmov

Takt: ⑤

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```






# Beispiel: Ausführung von RMmov (2)

Takt: ⑥

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```




# Beispiel: Ausführung von RMmov (3)

Takt: ⑦

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```




# Beispiel: Ausführung von RMmov (4)

Takt: ⑧

Programm:

```
add edx, ebx
```

```
mov [100+esi], edx
```






# Beispiel: Ausführung von `jnz`

Takt: ①

Programm:

`jnz 1`

Die Distanz sei 10




# Beispiel: Ausführung von `jnz` (1)

Takt: ①

Programm:

`jnz 1`

Die Distanz sei 10




# Beispiel: Ausführung von `jnz` (2)

Takt: ①

Programm:

`jnz 1`

Die Distanz sei 10




# Beispiel: Ausführung von `jnz` (3)

Takt: ②

Programm:

`jnz 1`

Die Distanz sei 10




# Beispiel: Ausführung von `jnz` (4)

Takt: ③


Programm:

`jnz 1`


Die Distanz sei 10









- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe




- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe




- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe




- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe




- ▶ Ähnlich wie Shift-Register
- ▶ Ein “Full-Bit” pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe




- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe



- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe



- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe



- ▶ Ähnlich wie Shift-Register
- ▶ Ein "Full-Bit" pro Stufe  
 $full_1$ : Instruction Fetch,  $full_2$ : Decode,  $full_3$ : Execute, usw.
- ▶ Aktiviert die Clock-Enables der Register der jeweils *nächsten* Stufe

```
reg [5:1] full ;  
wire [4:0] ue={ full [4:1], full [5] };
```

```
always @(posedge clk)
```

```
5     full = { ue[4], ue[3], ue[2], ue[1], ue[0] };
```


```
initial full = 'b10000;
```

- ▶ IF: Instruktion vom Bus lesen
- ▶ ID: Dekodierung, nextIP
- ▶ EX: ALU, Berechnung der Flags
- ▶ MEM: Interface zum RAM
- ▶ WB: Ein Mux und das Register File

```
reg [31:0] IR;
```

```
always @(posedge clk)  
    if (ue[0]) IR=bus_in;
```

Wir verwenden maximal 24 Bits des Instruktionsworts:



```
wire [7:0] opcode=IR[7:0];
```

```
wire [1:0] mod=IR[15:14];
```

```
wire [4:0] RD=IR[10:8];
```

```
wire [4:0] RS=IR[13:11];
```

5

```
wire [31:0] distance={ { 24 { IR[15] } }, IR[15:8] };
```

```
wire [31:0] displacement={ { 24 { IR[23] } }, IR[23:16] };
```

```
wire load=opcode==`h8b && mod==1;  
wire move=opcode==`h89 && mod==3;  
wire store=opcode==`h89 && mod==1;  
wire add=opcode==`h01;  
5 wire sub=opcode==`h29;  
wire jnz=opcode==`h75;
```

```
wire memory=load || store;  
wire aluop=add || sub;
```


```
10 wire [4:0] Aad=memory?6:RD,  
      Bad=RS;
```

Zwei Fälle:

1. Der **jnz**-Sprungbefehl wird abgearbeitet und **ZF** ist *nicht* gesetzt („Branch taken“).

In diesem Fall wird der IP um die Länge der Instruktion und **zusätzlich** um den Wert des Distance-Feldes erhöht.

2. Sonst: IP um die Länge der Instruktion erhöhen



```
wire btaken=jnz && !ZF;
```

```
wire [1:0] length=          memory?3:
                        (aluop || move || jnz)?2:
                        1;
```

5

```
always @(posedge clk)
```

```
  if (ue[1]) begin
```

```
    IP = IP+length;
```

```
    if (btaken) IP = IP+distance;
```

```
  end
```


10

Das ALU-Modul wird auf zweierlei Weise verwendet:

1. Berechnet das Ergebnis der ALU-Befehle **add** und **sub**. Das Ergebnis wird im Register C abgelegt.
2. Berechnet die Effective Address (ea) der Speicher-Befehle **MRmov** und **RMmov**. Die Adresse wird im Register MAR (Memory Address Register) abgelegt.

✓ Das spart einen Addierer.

# Implementierung der ALU



```
wire [31:0] ALU_op2=memory?displacement:sub?~B:B;  
wire [31:0] ALUout=A+ALU_op2+sub;
```

```
always @(posedge clk)  
5   if (ue[2]) begin  
       MAR = ALUout;  
       C = move?B:ALUout;  
       MDRw = B;  
       if (aluop) ZF = (ALUout==0);  
10  end
```

```
reg [31:0] MDRr;
```

```
always @(posedge clk)
```

```
    if (ue[3] && load) MDRr=bus_in;
```

5

```
    assign bus_WE=ue[3] && store;
```

```
    assign bus_A=ue[3]?MAR:ue[0]?IP:0;
```

```
    assign bus_RE=ue[0] || (ue[3] && load);
```

```
reg [31:0] R[7:0];
```

```
assign Aop=R[Aad];
```

```
assign Bop=R[Bad];
```

5

```
always @(posedge clk)
```

```
  if (ue[4])
```

```
    if (aluop || move || load)
```

```
      R[load?RS:RD]=load?MDRr:C;
```

Wir hätten gerne Befehle für

```
if (a<b) { ... }
```

Das hängt offensichtlich vom Vorzeichen ab:

$$\begin{array}{c} \text{mit Vorzeichen} \\ \hline 0 > -7 \\ \llbracket 0000 \rrbracket > \llbracket 1001 \rrbracket \end{array}$$

$$\begin{array}{c} \text{ohne Vorzeichen} \\ \hline 0 < 9 \\ \langle 0000 \rangle < \langle 1001 \rangle \end{array}$$

Vorzeichenlose Binärzahlen:

$$\langle a \rangle < \langle b \rangle \iff \langle a \rangle - \langle b \rangle < 0$$

Erinnerung:  $-b = (\neg b) + 1$

Wir bekommen das „+1“ indem wir  $c_0 = 1$  setzen.

Vorzeichenlose Binärzahlen:

$$\langle a \rangle < \langle b \rangle \iff \langle a \rangle - \langle b \rangle < 0$$

Erinnerung:  $-b = (\neg b) + 1$

Wir bekommen das „+1“ indem wir  $c_0 = 1$  setzen.

Wir rechnen mit einem zusätzlichen Bit („zero extension“):

$$\begin{array}{rcccccc} & 0 & a_{n-1} & \dots & a_1 & a_0 & \\ + & 1 & \neg b_{n-1} & \dots & \neg b_1 & \neg b_0 & \\ & c_n & c_{n-1} & \dots & c_1 & 1 & \text{(Übertragsbits)} \\ \hline = & s_n & s_{n-1} & \dots & s_1 & s_0 & \text{(Summe)} \end{array}$$

Vorzeichenlose Binärzahlen:

$$\langle a \rangle < \langle b \rangle \iff \langle a \rangle - \langle b \rangle < 0$$

Erinnerung:  $-b = (\neg b) + 1$

Wir bekommen das „+1“ indem wir  $c_0 = 1$  setzen.

Wir rechnen mit einem zusätzlichen Bit („zero extension“):

$$\begin{array}{rcccccc}
 & 0 & a_{n-1} & \dots & a_1 & a_0 & \\
 + & 1 & \neg b_{n-1} & \dots & \neg b_1 & \neg b_0 & \\
 & c_n & c_{n-1} & \dots & c_1 & 1 & \text{(Übertragsbits)} \\
 \hline
 = & s_n & s_{n-1} & \dots & s_1 & s_0 & \text{(Summe)}
 \end{array}$$

Also:  $\langle a \rangle - \langle b \rangle < 0 \iff s_n$

Vorzeichenlose Binärzahlen:

$$\langle a \rangle < \langle b \rangle \iff \langle a \rangle - \langle b \rangle < 0$$

Erinnerung:  $-b = (\neg b) + 1$

Wir bekommen das „+1“ indem wir  $c_0 = 1$  setzen.

Wir rechnen mit einem zusätzlichen Bit („zero extension“):

$$\begin{array}{rcccccc}
 & 0 & a_{n-1} & \dots & a_1 & a_0 & \\
 + & 1 & \neg b_{n-1} & \dots & \neg b_1 & \neg b_0 & \\
 & c_n & c_{n-1} & \dots & c_1 & 1 & \text{(Übertragsbits)} \\
 \hline
 = & s_n & s_{n-1} & \dots & s_1 & s_0 & \text{(Summe)}
 \end{array}$$

Also:  $\langle a \rangle - \langle b \rangle < 0 \iff s_n \iff \neg c_n$

Zweierkomplement:

$$\llbracket a \rrbracket < \llbracket b \rrbracket \iff \llbracket a \rrbracket - \llbracket b \rrbracket < 0$$

Wir rechnen mit einem zusätzlichen Bit („sign extension“):

$$\begin{array}{rcccccc} & a_{n-1} & a_{n-1} & \dots & a_1 & a_0 & & \\ + & \neg b_{n-1} & \neg b_{n-1} & \dots & \neg b_1 & \neg b_0 & & \\ = & \underline{c_n} & \underline{c_{n-1}} & \dots & \underline{c_1} & \underline{1} & \text{(Übertragsbits)} & \\ & s_n & s_{n-1} & \dots & s_1 & s_0 & \text{(Summe)} & \end{array}$$

Zweierkomplement:

$$\llbracket a \rrbracket < \llbracket b \rrbracket \iff \llbracket a \rrbracket - \llbracket b \rrbracket < 0$$

Wir rechnen mit einem zusätzlichen Bit („sign extension“):

$$\begin{array}{rcccccc} & a_{n-1} & a_{n-1} & \dots & a_1 & a_0 & & \\ + & \neg b_{n-1} & \neg b_{n-1} & \dots & \neg b_1 & \neg b_0 & & \\ = & \underline{c_n} & \underline{c_{n-1}} & \dots & \underline{c_1} & \underline{1} & \text{(Übertragsbits)} & \\ & s_n & s_{n-1} & \dots & s_1 & s_0 & \text{(Summe)} & \end{array}$$

Also:

$$\llbracket a \rrbracket - \llbracket b \rrbracket < 0 \iff s_n$$

Zweierkomplement:

$$\llbracket a \rrbracket < \llbracket b \rrbracket \iff \llbracket a \rrbracket - \llbracket b \rrbracket < 0$$

Wir rechnen mit einem zusätzlichen Bit („sign extension“):

$$\begin{array}{rcccccc} & a_{n-1} & a_{n-1} & \dots & a_1 & a_0 & & \\ + & \neg b_{n-1} & \neg b_{n-1} & \dots & \neg b_1 & \neg b_0 & & \\ = & \underline{c_n} & \underline{c_{n-1}} & \dots & \underline{c_1} & \underline{1} & \text{(Übertragsbits)} & \\ & s_n & s_{n-1} & \dots & s_1 & s_0 & \text{(Summe)} & \end{array}$$

Also:

$$\llbracket a \rrbracket - \llbracket b \rrbracket < 0 \iff s_n \iff a_{n-1} \oplus \neg b_{n-1} \oplus c_n$$

Zweierkomplement:

$$\llbracket a \rrbracket < \llbracket b \rrbracket \iff \llbracket a \rrbracket - \llbracket b \rrbracket < 0$$

Wir rechnen mit einem zusätzlichen Bit („sign extension“):

$$\begin{array}{rcccccc} & a_{n-1} & a_{n-1} & \dots & a_1 & a_0 & & \\ + & \neg b_{n-1} & \neg b_{n-1} & \dots & \neg b_1 & \neg b_0 & & \\ = & \underline{c_n} & \underline{c_{n-1}} & \dots & \underline{c_1} & \underline{1} & \text{(Übertragsbits)} & \\ & s_n & s_{n-1} & \dots & s_1 & s_0 & \text{(Summe)} & \end{array}$$

Also:

$$\llbracket a \rrbracket - \llbracket b \rrbracket < 0 \iff s_n \iff a_{n-1} \oplus \neg b_{n-1} \oplus c_n \iff s_{n-1} \oplus c_{n-1} \oplus c_n$$

Wir<sup>1</sup> führen drei zusätzliche Flags für arithmetische Operationen ein:

- ▶ **CF**: Das Carry-Flag ( $c_n$  bei Addition,  $\neg c_n$  bei Subtraktion)
- ▶ **SF**: Das Sign-Flag ( $s_{n-1}$ )
- ▶ **OF**: Das Overflow-Flag ( $c_n \oplus c_{n-1}$ )

---

<sup>1</sup>d.h. Intel

$$\begin{array}{r} 000 \dots 000 = 0 \\ + 000 \dots 001 = 1 \\ \hline 0000 \dots 000 \\ = 000 \dots 001 = 1 \end{array}$$

$$\mathbf{ZF} = 0, \mathbf{CF} = 0, \mathbf{SF} = 0, \mathbf{OF} = 0$$

$$\begin{array}{r}
 000 \dots 000 = 0 \\
 + 000 \dots 001 = 1 \\
 \underline{0000 \dots 000} \\
 = 000 \dots 001 = 1
 \end{array}$$

$$\mathbf{ZF} = 0, \mathbf{CF} = 0, \mathbf{SF} = 0, \mathbf{OF} = 0$$

$$\begin{array}{r}
 000 \dots 001 = 1 \\
 - 000 \dots 001 = 1 \\
 \underline{1111 \dots 111} \\
 = 000 \dots 000 = 0
 \end{array}$$

$$\mathbf{ZF} = 1, \mathbf{CF} = 0, \mathbf{SF} = 0, \mathbf{OF} = 0$$

$$\begin{array}{r}
 000 \dots 000 = 0 \\
 + 000 \dots 001 = 1 \\
 \underline{0000 \dots 000} \\
 = 000 \dots 001 = 1
 \end{array}
 \quad
 \mathbf{ZF = 0, CF = 0, SF = 0, OF = 0}$$

$$\begin{array}{r}
 000 \dots 001 = 1 \\
 - 000 \dots 001 = 1 \\
 \underline{1111 \dots 111} \\
 = 000 \dots 000 = 0
 \end{array}
 \quad
 \mathbf{ZF = 1, CF = 0, SF = 0, OF = 0}$$

$$\begin{array}{r}
 111 \dots 111 = -1 \\
 + 000 \dots 010 = 2 \\
 \underline{1111 \dots 110} \\
 = 000 \dots 001 = 1
 \end{array}
 \quad
 \mathbf{ZF = 0, CF = 1, SF = 0, OF = 0}$$

$$\begin{aligned} & 011\dots111 = 2^{n-1} - 1 \\ + & 000\dots001 = 1 \\ & \underline{0111\dots110} \\ = & \underline{100\dots000} = 2^{n-1} \end{aligned}$$

$$\mathbf{ZF} = 0, \mathbf{CF} = 0, \mathbf{SF} = 1, \mathbf{OF} = 1$$

$$\begin{array}{r}
 011\dots111 = 2^{n-1} - 1 \\
 + 000\dots001 = 1 \\
 \hline
 0111\dots110 \\
 = \frac{\quad}{100\dots000} = 2^{n-1}
 \end{array}$$

$$\mathbf{ZF} = 0, \mathbf{CF} = 0, \mathbf{SF} = 1, \mathbf{OF} = 1$$

$$\begin{array}{r}
 100\dots000 = -2^{n-1} \\
 - 000\dots001 = 1 \\
 \hline
 1000\dots001 \\
 = \frac{\quad}{011\dots111} = 2^{n-1} - 1
 \end{array}$$

$$\mathbf{ZF} = 0, \mathbf{CF} = 0, \mathbf{SF} = 0, \mathbf{OF} = 1$$

Befehl	Flags
<b>jz, je</b>	<b>ZF</b>
<b>jnz, jne</b>	$\neg$ <b>ZF</b>
<b>jnae, jb</b>	<b>CF</b>
<b>jae, jnb</b>	$\neg$ <b>CF</b>
<b>jna, jbe</b>	<b>CF</b> $\vee$ <b>ZF</b>
<b>ja, jnbe</b>	$\neg$ ( <b>CF</b> $\vee$ <b>ZF</b> )
<b>jnge, jl</b>	<b>SF</b> $\oplus$ <b>OF</b>
<b>jge, jnl</b>	$\neg$ ( <b>SF</b> $\oplus$ <b>OF</b> )
<b>jng, jle</b>	(( <b>SF</b> $\oplus$ <b>OF</b> ) $\vee$ <b>ZF</b> )
<b>kg, jnle</b>	$\neg$ (( <b>SF</b> $\oplus$ <b>OF</b> ) $\vee$ <b>ZF</b> )
<b>jmp short</b>	unbedingt

n = not, z = zero, e = equal,  
g = greater, l = less, a = above, b = below

d.h. **knbe** = jump if not (below or equal)

```
sub ax, bx  
Jxxx Ziel
```

...

Ziel:

Springen bei	<u>mit</u> Vorzeichen	<u>ohne</u> Vorzeichen
$ax = bx$	je	je
$ax \neq bx$	jne	jne
$ax > bx$	jg	ja
$ax \geq bx$	jge	jae
$ax < bx$	jl	jb
$ax \leq bx$	jle	jbe

## Beispiel Sprungbefehle

```
start  sub esi, esi           ; Arrayindex
       mov edx, [BYTE Intmax+esi] ; Minimum
       mov ecx, [BYTE Top+esi]   ; Oberster Index
       sub ebx, ebx             ; Zaehler
5      L      mov eax, ebx
       sub eax, ecx
       jae end                 ; Zaehler >= Top?
10     mov esi, ebx
       mov edi, [BYTE Array+esi] ; edi := array[ebx]
       mov eax, edi
       sub eax, edx
15     jge skip                ; array[ebx] >= Minimum?
       mov edx, edi            ; Minimum := array[ebx]
skip   sub esi, esi
20     mov eax, [BYTE Four+esi]
       add ebx, eax             ; Zaehler += 4
       jmp near L
25     end    hlt
```

```
Four    dd 4  
Top     dd 40  
Array  dd 1, 2, 3, 4, 5, 6, -7, 8, 9, 10  
Intmax dd 0x7fffffff
```

Befehl	Opcode	Flags
<b>jz, je</b>	74 01110100	<b>ZF</b>
<b>jnz, jne</b>	75 01110101	$\neg$ <b>ZF</b>
<b>jnae, jb</b>	72 01110010	<b>CF</b>
<b>jae, jnb</b>	73 01110011	$\neg$ <b>CF</b>
<b>jna, jbe</b>	76 01110110	<b>CF</b> $\vee$ <b>ZF</b>
<b>ja, jnbe</b>	77 01110111	$\neg$ ( <b>CF</b> $\vee$ <b>ZF</b> )
<b>jnge, jl</b>	7c 01111100	<b>SF</b> $\oplus$ <b>OF</b>
<b>jge, jnl</b>	7d 01111101	$\neg$ ( <b>SF</b> $\oplus$ <b>OF</b> )
<b>jng, jle</b>	7e 01111110	(( <b>SF</b> $\oplus$ <b>OF</b> ) $\vee$ <b>ZF</b> )
<b>jpg, jnle</b>	7f 01111111	$\neg$ (( <b>SF</b> $\oplus$ <b>OF</b> ) $\vee$ <b>ZF</b> )
<b>jmp short</b>	eb 11101011	unbedingt

```
class cpu_Y86t {  
public:  
    cpu_Y86t () : IP (0)  
    {  
5        ...  
        ZF=SF=OF=CF=false;  
    }  
  
10    bool ZF, SF, OF, CF;           // Flags  
  
    ...  
};
```

```
void cpu_Y86t::step() {  
    unsigned ea;  
    unsigned I0=MEM[IP], I1=MEM[IP+1], I2=MEM[IP+2];  
    IP=IP+1;  
5  
    switch(I0) {  
        ...  
        case jg:  
            IP+=1; if(!((SF^OF) || ZF)) IP+=EXTEND8(I1); break;  
10  
        case jz:  
            IP+=1; if(ZF) IP+=EXTEND8(I1); break;  
  
        case jnz:  
15            IP+=1; if(!ZF) IP+=EXTEND8(I1); break;  
        ...  
    }  
}
```

```
void cpu_Y86t::add_sub(  
    unsigned &dest, unsigned src, bool sub)  
{  
    unsigned long long result;  
5  
    if(sub)  
        result=(unsigned long long)dest-(unsigned long long)src;  
    else  
        result=(unsigned long long)dest+(unsigned long long)src;  
10  
    ZF=((unsigned long)result==0);  
    SF=sign32(result);  
    CF=result&0x100000000ULL;  
    OF=CF^SF^sign32(dest)^sign32(src);  
15  
    dest=result;  
}
```

```
case add:  
    IP+=1;  
    add_sub(R[RD(I1)], R[RS(I1)], false);  
    break;
```

5

```
case sub:  
    IP+=1;  
    add_sub(R[RD(I1)], R[RS(I1)], true);  
    break;
```

```
wire jb =opcode==’h72;
wire jae=opcode==’h73;
wire jbe=opcode==’h76;
wire ja  =opcode==’h77;
5 wire jl  =opcode==’h7c;
wire jge=opcode==’h7d;
wire jle=opcode==’h7e;
wire jg  =opcode==’h7f;
wire jz  =opcode==’h74;
10 wire jnz=opcode==’h75;
wire jmp_short=opcode==’heb;
wire branch=jb || jae || jbe || ja  || jl  || jge ||
                jle || jg  || jz  || jnz || jmp_short;
```

**wire** btaken=

**jb** ? CF:

**jae**? !CF:

**jbe**? CF||ZF:

5

**ja** ? !(CF||ZF):

**jl** ? SF^OF:

**jge**? !(SF^OF):

**jle**? (SF^OF)||ZF:

**jg** ? !((SF^OF)||ZF):

10

**jz** ? ZF:

**jnz**? !ZF:

**jmp**\_short;

```
reg ZF, CF, OF, SF;
```

```
wire [31:0] ALU_op2=memory?displacement:sub?~B:B;
```

```
wire [32:0] ALUout=A+ALU_op2+sub;
```

5

```
always @(posedge clk)
```

```
  if (ue[2]) begin
```

```
    ...
```

```
    if (aluop) begin
```

```
      ZF=(ALUout[31:0]==0);
```

```
      CF=ALUout[32]^sub;
```

```
      SF=ALUout[31];
```

```
      OF=ALUout[32]^ALUout[31]^A[31]^ALU_op2[31];
```

```
    end
```

```
  end
```

10

15

## Weitere mögliche Erweiterungen:

- ▶ Stack: `push`, `pop`
- ▶ Funktionen: `call`, `ret`
- ▶ Indirekte Sprünge  
(Zieladresse kommt aus einem Register oder aus dem RAM)

- ▶ Weitere Adressierungsmodi:

```
mov eax, [esi]  
mov eax, [4*esi]  
mov eax, [Konstante]
```

- ▶ Konstanten in ALU-Befehlen:

```
mov eax, 1  
add eax, 1
```

- ▶ Abkürzungen: `inc`, `dec`

- ▶ Erhöhung des Instruktionsdurchsatzes mit der Fließband-Idee
  
- ▶ Standard-Technik in allen modernen Schaltungen  
(auch GPUs, Video, ...)

Zeit	0	1	2	3	4	5
IF						
ID						
EX						
MEM						
WB						

Zeit	0	1	2	3	4	5
IF	$I_1$					
ID						
EX						
MEM						
WB						

Zeit	0	1	2	3	4	5
IF	$I_1$	$I_2$				
ID		$I_1$				
EX						
MEM						
WB						

Zeit	0	1	2	3	4	5
IF	$I_1$	$I_2$	$I_3$			
ID		$I_1$	$I_2$			
EX			$I_1$			
MEM						
WB						

Zeit	0	1	2	3	4	5
IF	$I_1$	$I_2$	$I_3$	$I_4$		
ID		$I_1$	$I_2$	$I_3$		
EX			$I_1$	$I_2$		
MEM				$I_1$		
WB						

Zeit	0	1	2	3	4	5
IF	$I_1$	$I_2$	$I_3$	$I_4$	$I_5$	
ID		$I_1$	$I_2$	$I_3$	$I_4$	
EX			$I_1$	$I_2$	$I_3$	
MEM				$I_1$	$I_2$	
WB					$I_1$	

Zeit	0	1	2	3	4	5
IF	$I_1$	$I_2$	$I_3$	$I_4$	$I_5$	$I_6$
ID		$I_1$	$I_2$	$I_3$	$I_4$	$I_5$
EX			$I_1$	$I_2$	$I_3$	$I_4$
MEM				$I_1$	$I_2$	$I_3$
WB					$I_1$	$I_2$

Performance:

$$IPC \cdot \frac{1}{\tau}$$

$$IPC \approx 1$$
$$\tau \approx D_{FF} + \frac{D}{n}$$

wobei:

$IPC$ : Instructions per Cycle

$\tau$ : Zykluszeit

$n$ : Stufen

$D$ : Kombinatorisches Delay ohne Pipeline-Register

- ✘ Pipelining kann verhindert werden durch:
  - ▶ Ressourcenkonflikte
  - ▶ Daten- und Kontrollabhängigkeiten

Ressourcenkonflikte werden zunächst durch **Replikation** behoben; falls dies nicht möglich ist, müssen Stall-Cycles eingefügt werden.

Q: Welche Ressourcen teilen sich die Stufen unserer Pipeline?

Q: Welche Ressourcen teilen sich die Stufen unserer Pipeline?

A: Den Systembus, bzw. das RAM (in den Stufen IF und MEM)!

Q: Welche Ressourcen teilen sich die Stufen unserer Pipeline?

A: Den Systembus, bzw. das RAM (in den Stufen IF und MEM)!

Q: Was tun?

Q: Welche Ressourcen teilen sich die Stufen unserer Pipeline?

A: Den Systembus, bzw. das RAM (in den Stufen IF und MEM)!

Q: Was tun?

A: Die meisten Prozessoren haben einen L1-Cache der zwei (Lese-)Zugriffe gleichzeitig erlaubt!

(Oder gleich einen getrennten I- und D-Cache)

Beispiel-Programm:

```
mov ebx, [esi]  
add eax, ebx
```

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	0
IF	<b>mov ebx, [esi]</b>
ID	
EX	
MEM	
WB	

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	1
IF	<b>add eax, ebx</b>
ID	<b>mov ebx, [esi]</b>
EX	
MEM	
WB	

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	2
IF	...
ID	<b>add eax, ebx</b>
EX	<b>mov ebx, [esi]</b>
MEM	
WB	

**DATENABHÄNGIGKEIT!**

Wir würden jetzt den falschen (alten) Wert aus ebx lesen!

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	3
IF	...
ID	<b>add eax, ebx</b>
EX	<b>BUBBLE</b>
MEM	<b>mov ebx, [esi]</b>
WB	

**DATENABHÄNGIGKEIT!**

Wir würden jetzt den falschen (alten) Wert aus ebx lesen!

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	4
IF	...
ID	<b>add eax, ebx</b>
EX	<b>BUBBLE</b>
MEM	<b>BUBBLE</b>
WB	<b>mov ebx, [esi]</b>

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	5
IF	...
ID	...
EX	<b>add eax, ebx</b>
MEM	<b>BUBBLE</b>
WB	<b>BUBBLE</b>

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	6
IF	...
ID	...
EX	...
MEM	<b>add eax, ebx</b>
WB	<b>BUBBLE</b>

Beispiel-Programm:

```
mov ebx, [esi]
add eax, ebx
```

Ausführung in der Pipeline:

Zeit	7
IF	...
ID	...
EX	...
MEM	...
WB	<b>add eax, ebx</b>

- ✘ Die „Pipeline-Bubbles“ verlangsamen offensichtlich die Ausführung
- ▶ Ähnliches Problem: ALU-Operation direkt gefolgt von **jz/jnz**
- ▶ Beobachtung: Tritt gdw. auf, wenn Instruktion in der Phase ID Daten braucht, die noch nicht geschrieben worden sind
- ▶ Lösung: **Forwarding**

1. Vergleiche Quellregister der Instruktion in Stufe 2 mit den Zielregistern der Instruktionen in den Stufen 3, 4, und 5
2. Falls mehrere Übereinstimmungen:  
nimm die **kleinste** Stufe mit Übereinstimmung
3. Falls Ergebnis noch nicht verfügbar, füge Bubble ein  
Beispiel: MRmov in Stufe 2

- ▶ Viele moderne I/O Geräte sind über einen *seriellen Bus* mit dem System verbunden (USB, S-ATA)
- ▶ Implementierung: Shiftregister

## Anbindung an die CPU:

- ▶ Das/die Register kann einfach als „RAM-Stück“ an die CPU angebunden werden
- ▶ Die Adresse wird idR automatisch vergeben (PCI)
  
- ▶ Man liest eine 0, falls keine Daten vorliegen.

Wie auslesen? Etwa so? (*polled-I/O*)

---

```
...  
unsigned char ch = *((unsigned char *)0x10000);  
if (ch != 0) process_Key(ch);  
...
```

---

Wie auslesen? Etwa so? (*polled-I/O*)

---

```
...  
unsigned char ch = *((unsigned char *)0x10000);  
if (ch != 0) process_Key(ch);  
...
```

---

✗ verheizt Strom

- ▶ Interrupts: (vorübergehende) **Unterbrechung** des Programms
  
- ▶ Anwendungen:
  - ▶ I/O ohne Polling
  - ▶ Multitasking/multithreading
  - ▶ auch: Exceptions
  
- ▶ Implementierung:
  - ▶ Interrupt Request (IRQ) Signal an der CPU
  - ▶ Interrupt Controller zur Verwaltung mehrerer Quellen

## Effekt:

1. Sichert die aktuellen Werte des IP und der Flags auf einem Stack
2. Springt zum Programm das den Interrupt behandelt (→ Tabelle)
3. Rücksprung mit Spezialbefehl (IRET)