

Digitaltechnik

2 Technologie



Revision 1.05

Abstrakte Schalter

Schalter in Hardware

Integrierte Schaltkreise

Physikalische Aspekte


Latches, Flipflops und Clocks

Field-Programmable Gate Arrays (FPGAs)


- ▶ Grundbaustein von digitalen Schaltungen
- ▶ Implementieren Boole'sche Funktionen
- ▶ Gatter hat mehrere Eingänge, meist einen Ausgang

- ▶ Logische Belegung pro Verbindung (Eingang/Ausgang):
0 oder **1**

- ▶ Physikalische Repräsentation:
0 \approx Spannung **0V**
1 \approx Spannung **3.3V**



Schaltet für $x = 1$



Schaltet für $x = 0$


Idee: Schalter geschlossen \Rightarrow oberer und unterer Anschluss verbunden

Inverter logische Negation
invertiert den Eingangswert


x	\bar{x}
0	1
1	0

NOR Disjunktion mit anschließender Negation
Ausgang 1 gdw. beide Eingänge 0


x	y	$\overline{x + y}$
0	0	1
0	1	0
1	0	0
1	1	0



Wie ein kaputter Mischer in der Dusche für warmes und kaltes Wasser!
(entweder kaltes Wasser von unten, oder warmes von oben)




Warmer Eingang schaltet nur den unteren Schalter!




Kalter Eingang schaltet nur den oberen Schalter!


NOR mit abstrakten Schaltern




NOR mit abstrakten Schaltern



NOR mit abstrakten Schaltern




NOR mit abstrakten Schaltern



Technologie: Physikalische Implementierung eines Schalters

Beispiele:


- ▶ Vakuum-Röhre
- ▶ BJT: Bipolar Junction Transistor, verwendet in TTL
- ▶ TTL: Transistor-Transistor Logik
- ▶ FET: Feld Effekt Transistor, verwendet in MOS
- ▶ MOS von MOSFET = Metal Oxide Semiconductor
- ▶ CMOS: Complementary MOS ([unser Hauptinteresse](#))




Implementierung eines Schalters mit dotiertem Silizium

n/p-Dotierung: Überschuss **n**egativer/**p**ositiver Ladungsträger


Dual dazu PMOS: Spannungen und logische Zustände jeweils umgekehrt!




Spannung Gate/Source ≤ 0 V: Schalter offen (kein Strom)




Spannung Gate/Source > 0 V: Schalter geschlossen
(pos. Drain/Source Strom)



NMOS



PMOS



IN auf 0:


PMOS schaltet, NMOS sperrt
⇒ OUT auf 1

IN auf 1:


PMOS sperrt, NMOS schaltet
⇒ OUT auf 0


Tipp: [http:](http://tams-www.informatik.uni-hamburg.de/applets/cmos/)


[//tams-www.informatik.uni-hamburg.de/applets/cmos/](http://tams-www.informatik.uni-hamburg.de/applets/cmos/)
Java Animationen der meisten Gatter



CMOS NAND









in wird negiert
durchgeleitet zu **out** gdw.
en auf 1 liegt, sonst ist
out **hochohmig**
(unverbunden)

Alternative Implementierung eines Threestate-Buffers mit Transmission-Gate




Drei logische Ausgangs-Zustände: 0, 1, Z (hochohmig)




- ▶ $out = \text{if } z \text{ then } y \text{ else } x$
- ✔ braucht weniger Transistoren (Übung!)
- ▶ **Switch-level** Modellierung in Verilog

NAND Gatter

Zwei Eingänge






Ein Ausgang





- ▶ Zusammenlöten oder Verdrahten von kleinen ICs
- ✓ Fixkosten: Prototyp für Platinen (Leiterplatten) recht billig
- ✗ Aufwendige Produktion
- ✗ Langsam und nur mäßig flexibel
- ✗ Teuer in großen Stückzahlen



DIP




SOP



TSSOP


- ▶ **Very Large Scale Integration** (sehr hohe Integrationsdichte), auch LSI
- ✓ Stückpreis gering
- ✗ Masken sehr teuer (bis zu 1 Million Dollar)
- ▶ Lithographische Produktion von sehr vielen Gattern auf einem Chip
- ▶ Gemessen in Transistoren (Ungefähr 4-10 Transistoren pro Gatter)
- ▶ Millionen Gatter auf einem Chip (halbe Milliarde Transistoren)
- ▶ Strukturgröße: kleinste Struktur Chip ($100 \text{ nm} = 0.10 \mu\text{m}$)
- ▶ Erlaubt "System on a Chip"




Intel Prescott, 90nm Prozess, 125 Mio. Transistoren auf 122mm^2

- ▶ Je kleiner der Einzelpreis desto höher die Fixkosten (z.B. Masken)
- ▶ ASICs (Application-Specific IC) für hohe Stückzahlen
- ▶ ASICs werden zumeist vom Chip-Hersteller speziell gefertigt
- ▶ Programmierbare Schaltkreise können vom Designer angepasst werden

Name	Beschreibung	Typischer Wert
V_{IHmax}	max. Spannung erkannt als logisch 1	5.0 V
V_{IHmin}	min. Spannung erkannt als logisch 1	3.5 V
V_{ILmax}	max. Spannung erkannt als logisch 0	1.0 V
V_{ILmin}	min. Spannung erkannt als logisch 0	0.0 V
V_{OHmax}	max. Spannung erzeugt als logisch 1	5.0 V
V_{OHmin}	min. Spannung erzeugt als logisch 1	4.9 V
V_{OLmax}	max. Spannung erzeugt als logisch 0	0.1 V
V_{OLmin}	min. Spannung erzeugt als logisch 0	0.0 V



Störabstand erlaubt erst zuverlässige digitale Schaltungen!




Zwei Inverter in Serie

Fanout = Anzahl Gatter verbunden mit dem Ausgang eines Gatters

- ▶ Begrenzung Max-Fanout in TTL:
Verteilung des Stromes verringert erreichte Eingangsspannung
Typischer Wert 20 Gatter
- ▶ Begrenzung Max-Fanout in CMOS:
geringer Stromfluss
aber kapazitäre Effekte der Verbindungen (interconnect)
hohe Kapazität am Ausgang führt zu langen Schaltzeiten
lässt sich erst nach dem Layout berechnen

Abhilfe bei Überschreiten der Fanoutbegrenzung:




Fanout-Baum (engl. Fanout-Tree)




Bisherige Idealisierung: Umschalten ist unendlich schnell




Tatsächlicher Signalüberang



Kompromiss



t_{pHL} Schaltzeit von High nach Low
 t_{pLH} Schaltzeit von Low nach High



Das **Timing-Diagramm** zeigt zeitliche Abhängigkeiten zwischen den Signalen

- ▶ Kombinatorische Logik mit Verzögerung:

```
assign #delay x= a|b;
```

- ▶ Nur zur Modellierung und Simulation – das Synthesetool kann die tatsächlichen Schaltzeiten nicht beeinflussen
- ▶ Generierung von Testvektoren mit einem **initial begin ... end** Block

```
'timescale 1 ns / 1 ns
```

```
module gate_delay(input a, output b, c, z);
```

```
    assign #10 b = !a;
```

```
5    assign #10 c = !b;
```

```
    assign #10 z = !c;
```

```
endmodule
```

```
module gate_delay_tb;
```

```
10    wire b, c, z;
```

```
    reg a;
```


```
    gate_delay M(a, b, c, z);
```

```
15    initial begin
```

```
        a=0; #50; a=1; #10; a=0;
```

```
    end
```

```
endmodule
```





Gatter	Laufzeit
AND	3 ns
OR	4 ns
XOR	7 ns
NOT	5 ns

Gesamtverzögerung: NOT+XOR+OR = 5+7+4 = 16 ns

Längster Pfad


- ① Die Eingänge der Schaltung mit 0 beschriften.
- ② Für alle Gatter, deren Eingänge beschriftet sind:
den Ausgang des Gatters mit $\max\{\text{Eingänge}\} + t_p$ beschriften.
- ③ Sind noch unbeschriftete Ausgangsleitungen vorhanden, dann gehe zu ②.
- ④ Die Länge des längsten Pfades ist $\max\{\text{Ausgänge}\}$.



✗ Ausgangssignal z wechselt zweimal bevor es stabil wird!

- ▶ Bisher: alles kombinatorisch
- ▶ Ausgabewerte sind Funktion der Eingangswerte
- ▶ Wir würden aber gerne Daten speichern!


- ▶ Bisher: alles kombinatorisch
 - ▶ Ausgabewerte sind Funktion der Eingangswerte
 - ▶ Wir würden aber gerne Daten speichern!
-
- ▶ **Latches** sind pegelgesteuerte Speicher-Elemente
 - ▶ **Flipflops** sind flankengesteuerte Speicher-Elemente
-
- ▶ engl. *edge triggered* vs. *level sensitive*




S	R	Q'	\overline{Q}'
0	0	1	1
0	1	0	1
1	0	1	0
1	1	Q	\overline{Q}

Strich in Q' bedeutet Wert im
nächsten Zustand (keine Negation)


Erste Zeile ist unerwünscht, da Q' und \overline{Q}' nicht komplementär!




Set




Reset




Halten




Halten mit Invertiern



- ▶ man kann auch statt NANDs zwei NORs nehmen (Q liegt dann am Ausgang vom R gespeisten NOR)
- ▶ NAND Variante hat *active-low* Set & Reset
- ▶ NOR Variante hat *active-high* Set & Reset




- ▶ R und S werden nach außen geführt maskiert durch E
(R = Reset, S = Set, E = Enable)
- ▶ zusätzliches Enable-Signal und Maskierungslogik vermeidet Hazards
- ▶ Annahme: R und S sind nie gleichzeitig 1 wenn $E = 1$
(sonst hat man eben $Q = \overline{Q} = 1$)




$$Q' \equiv Q \cdot \bar{K} \vee \bar{Q} \cdot J$$

J	K	Q'	\bar{Q}'
0	0	Q	\bar{Q}
0	1	0	1
1	0	1	0
1	1	\bar{Q}	Q

✔ Vorteil: Q ist immer $\neg \bar{Q}$!




- ✘ Oszillation tritt ein bei $(J, K) = (1, 1)$
- ▶ Oszillations-Frequenz abhängig vom Delay
- ▶ $(J, K) = (1, 1)$ darf also nicht zu lange anliegen
- ✘ dies lässt sich in der Praxis nicht erreichen



- ▶ zwei-stufiger level-sensitiver Schaltkreis
- ▶ mit Enable-Signal E
- ▶ zweite Stufe: bekannter RS-Latch (speichert den Zustand)

Eingang
(data)


Takt
(clock)



Zustand

Neg. Zustand

- ▶ meistgebrauchtes und einfachstes sequentielles Bauteil:
speichert Eingangswert für einen Taktzyklus
- ▶ Dreieck bedeutet *flankengesteuert* (engl. edge triggered)
entweder steigende oder fallende Flanke
- ▶ oft mit zusätzlichem asynchronem *reset* oder *set* Eingang



engl. „falling and rising clock edge“

üblicherweise steigende Flanke (positive Flanke)


Übergangstabelle

D	C	Q'	\overline{Q}'
0	↑	0	1
1	↑	1	0
–	↓	Q	\overline{Q}
–	0	Q	\overline{Q}
–	1	Q	\overline{Q}


Erinnerung: Strich in Q' bedeutet Wert im *nächsten Zustand*

↑ positive Flanke, ↓ negative Flanke

D-Flipflop mit positiver Flankensteuerung




Änderung des Eingangswerts wirkt sich erst bei der nächsten Flanke aus




- ▶ Aufgebaut aus zwei D-Latches („Master“ und „Slave“)
- ▶ Master arbeitet an der steigenden Flanke
- ▶ Slave arbeitet an der fallenden Flanke (erzeugt Q und \bar{Q})

D-Flipflop mit asynchronem Reset & Set




Set: $(\bar{R}, \bar{S}) = (1, 0)$

D-Flipflop mit asynchronem Reset & Set




Set: $(\bar{R}, \bar{S}) = (1, 0)$

D-Flipflop mit asynchronem Reset & Set




Set: $(\bar{R}, \bar{S}) = (1, 0)$

D-Flipflop mit asynchronem Reset & Set




Set: $(\bar{R}, \bar{S}) = (1, 0)$

D-Flipflop mit asynchronem Reset & Set




Set: $(\bar{R}, \bar{S}) = (1, 0)$

D-Flipflop mit asynchronem Reset & Set




Set: $(\bar{R}, \bar{S}) = (1, 0)$

D-Flipflop mit asynchronem Reset & Set




Reset: $(\bar{R}, \bar{S}) = (0, 1)$

D-Flipflop mit asynchronem Reset & Set




Reset: $(\bar{R}, \bar{S}) = (0, 1)$

D-Flipflop mit asynchronem Reset & Set




Reset: $(\bar{R}, \bar{S}) = (0, 1)$

D-Flipflop mit asynchronem Reset & Set




Clock Low: $(\bar{R}, \bar{S}, C) = (1, 1, 0)$

D-Flipflop mit asynchronem Reset & Set




Clock Low: $(\bar{R}, \bar{S}, C) = (1, 1, 0)$

D-Flipflop mit asynchronem Reset & Set




Clock Low: $(\bar{R}, \bar{S}, C) = (1, 1, 0)$

D-Flipflop mit asynchronem Reset & Set




Clock Low: $(\bar{R}, \bar{S}, C) = (1, 1, 0)$

D-Flipflop mit asynchronem Reset & Set



Clock Positive Flanke: $(\bar{R}, \bar{S}, C) = (1, 1, \uparrow)$

D-Flipflop mit asynchronem Reset & Set



Clock Positive Flanke: $(\bar{R}, \bar{S}, C) = (1, 1, \uparrow)$

- ▶ nur an Flanke wird Zustand der ersten Stufe in die zweite übernommen
- ▶ Analyse muss explizit alle Transitionen betrachten
- ✗ Analyse solcher asynchroner Schaltkreise ist sehr mühsam (wir haben nur wenige Szenarien durchgespielt)
- ▶ Motivation für Setup- und Hold-Delay erkennbar:
FFs der 1. Stufe müssen sich erst auf D bzw. \overline{D} einschwingen und unterstes NAND muss noch beim Wechsel von Q weiterhin D lesen

```
reg q;
```

```
always @(d, c)  
  if (c) q <= d;
```

standardkonform

```
assign q <= c ? d : q;
```

```
assign q <= (d && c) ||  
           (q && !c);
```

nicht standardkonform

- ▶ Synthese bildet konforme Beschreibung auf Latch aus Bibliothek ab
- ▶ nicht konforme Beschreibung evtl. als asynchrone Logik implementiert:
nicht zu empfehlen, da Gefahr von Hazards

Flipflops werden standardkonform wie folgt implementiert:

```
reg q;  
  
always @(posedge c)  
    q <= d;
```

Achtung:


- ▶ Genauer Inhalt der Sensitivitätsliste ist wichtig:

```
@(posedge clock)
```

- ▶ Zuweisung muss nicht vollständig sein


```
module combinational(  
  input a, b, sel,  
  output reg out);
```

```
5  always @ (a or b or sel)  
  begin  
    if (sel) out = a;  
    else out = b;  
  end  
10 endmodule
```




```
module sequential(  
  input a, b, sel, clk,  
  output reg out);
```

```
5  always @ (posedge clk)  
  begin  
    if (sel) out <= a;  
    else out <= b;  
  end  
10 endmodule
```




„reg“ kann auch rein kombinatorisch sein!




- ▶ Annahme: gleiches Unit-Delay für alle Gatter (z.B. 1 ns)
- ▶ Wir betrachten den folgenden Übergang:
 $(D, C) = (1, 1)$ nach $(D, C) = (1, 0)$


Hazard in selbst-gestricktem D-Latch




Hazard in selbst-gestricktem D-Latch




Hazard in selbst-gestricktem D-Latch




Hazard in selbst-gestricktem D-Latch




Hazard in selbst-gestricktem D-Latch



Hazard in selbst-gestricktem D-Latch





(idealisierte WF, da Delay von realistischen Gatter unterschiedlich)


- ▶ Achtung: Analyse zeigt nur, dass ein Problem bestehen *könnte*

- ▶ Genauere Analyse mit *SPICE* möglich (Transistor-Level Simulation)

- ▶ Hazard tritt beim Übergang von $C = 1$ nach $C = 0$ auf, wobei $Q = D = 1$
- ▶ man beachte: Q sollte sich eigentlich nicht ändern
wenn immer $D = 1$ und $Q = 1$ ändert sich nichts, unabhängig von C
(also bleibt Q auf 1 erhalten)
- ▶ Idee: füge die Bedingung $D \cdot Q$ als redundanten Min-Term hinzu
(logische Äquivalenz ergibt sich aus Konsensus-Regel)

$$\begin{aligned} Q' &\equiv \overline{\overline{CD} \cdot \overline{\overline{CQ}}} && \equiv CD \vee \overline{CQ} && \equiv CD \vee \overline{CQ} \vee DQ \\ &\equiv CD \vee (\overline{C} \vee D) \cdot Q && \equiv \overline{\overline{CD} \cdot \overline{\overline{CDQ}}} \end{aligned}$$

Wir haben das normale D-Latch konstruiert:



D und C sollten sich nie gleichzeitig ändern!

Fundamental Mode


Annahme 1: Immer nur ein Eingang ändert sich

Annahme 2: Änderung eines Eingangs erst nach Stabilisierung


Diese Annahmen sind natürlich debattierbar.

- ▶ Idee: füge bei Feedback-Loops einen **virtuellen Buffer** ein
weitere Annahme: gesamte Delays nur noch im Buffer
andere Gates haben also Zero-Delay
(nur realistisch bei Schaltkreisen ohne Hazard)

- ▶ Analysiere resultierende kombinatorische Übergangsfunktion:
Suche nach *metastabilen* Zuständen




$$Y' \equiv \overline{D \cdot Y}$$



$$Y' \equiv \overline{D \cdot Y}$$

Zustands-Tabelle

Y	D	
	0	1
0	1	1
1	1	0
	Y'	




$$Y' \equiv \overline{D \cdot Y}$$


Zustands-Tabelle

Y	D	
	0	1
0	1	1
1	1	0
	Y'	

1. Bei $D = 0$ geht der Schaltkreis in einen stabilen Zustand ($Y' = Y$) über.
2. Bei $D = 1$ gibt es keinen stabilen Zustand, denn solange $D = 1$ ist, toggelt Y .




$$\begin{aligned}
 Y' &\equiv D \cdot C \vee Y \cdot \bar{C} \vee D \cdot Y \\
 Q &\equiv D \cdot C \vee Y \cdot \bar{C} \vee D \cdot Y \\
 \bar{Q} &\equiv \bar{D} \cdot C \vee \bar{Y}
 \end{aligned}$$



$$\begin{aligned}
 Y' &\equiv D \cdot C \vee Y \cdot \bar{C} \vee D \cdot Y \\
 Q &\equiv D \cdot C \vee Y \cdot \bar{C} \vee D \cdot Y \\
 \bar{Q} &\equiv \bar{D} \cdot C \vee \bar{Y}
 \end{aligned}$$

Y	DC			
	00	01	11	10
0	0 1	0 1	1 1	0 1
1	1 0	0 1	1 0	1 0

$Y' \bar{Q}$



$$\begin{aligned}
 Y' &\equiv D \cdot C \vee Y \cdot \bar{C} \vee D \cdot Y \\
 Q &\equiv D \cdot C \vee Y \cdot \bar{C} \vee D \cdot Y \\
 \bar{Q} &\equiv \bar{D} \cdot C \vee \bar{Y}
 \end{aligned}$$

Y	DC			
	00	01	11	10
0	0 1	0 1	1 1	0 1
1	1 0	0 1	1 0	1 0

$Y' \bar{Q}$

Die Zustände **0** und **1** sind die stabilen Zustände.

- ▶ Spezifikation spricht üblicherweise auch über Flanken
- ▶ Änderungsreihenfolge der Zustandsvariablen muss vernachlässigbar sein
 - ✗ ansonsten gibt es *races*
- ▶ dann muss man Hazards vermeiden (durch Redundanz)


- ▶ Erinnerung: hohe Stückzahl → niedriger Preis

- ▶ Erinnerung: hohe Stückzahl → niedriger Preis
- ▶ Ziel: Funktionalität wie herkömmlich hergestellter Chip, aber beliebig oft programmierbar


- ▶ Erinnerung: hohe Stückzahl → niedriger Preis
- ▶ Ziel: Funktionalität wie herkömmlich hergestellter Chip, aber beliebig oft programmierbar
- ▶ Grundlegende Idee: ein 1-bit RAM mit a Adressbits kann jede Boolesche Funktion über a Argumente implementieren
- ▶ RAM (und damit Funktion) kann beliebig oft geändert werden
- ▶ Problem: bereits Funktion mit nur 32 Argumenten braucht $2^{32}/8$ Bytes = 500 MB RAM
- ▶ Fehlt noch: Latch/Flipflop

- ▶ Abhilfe: Schaltung aus **Zellen** aufbauen
- ✓ Zellen implementieren beliebige Funktion
- ✗ Lassen sich aber nicht beliebig kombinieren


- ▶ Kombination aus RAM (look-up table) und 2 Registern:
Configurable Logic Block (CLB)
- ▶ Verbindung zwischen Zellen: Interconnect
- ▶ Noch dazu:
 - ▶ RAM
 - ▶ Multiplizierer




Überblick FPGA



XC3S200: $24 \times 20 = 480$ CLBs (ca. 200.000 Gatter)



- ▶ Konfiguration als kombinatorische Logik oder FF
- ▶ Konfiguration wird ebenfalls über RAM gesteuert



Belegung des RAMs im LUT kann einfach aus der Funktionstabelle abgelesen werden!

Gegeben seien die Funktionen


$$o_1 = (b \wedge d) \vee (\neg c \wedge d) \vee (a \wedge d)$$

$$o_2 = (\neg c \wedge e) \vee (a \wedge e) \vee (b \wedge e) \vee \neg d \vee f$$

wobei alle Variablen ein Bit breit sind.

Die Funktionen sollen nun mit der Hilfe von 4-Eingang Lookup Tables (LUT) implementiert werden.

(Klausur Herbst 2008)



- ▶ Nicht verwechseln mit RAM auf dem Board!
- ▶ Falls RAM aus CLBs nicht reicht oder zu langsam ist
- ▶ XC3S200: 12 RAMs, insgesamt 221 184 Bits
- ▶ Mit zwei Lese/Schreibports
- ▶ Breite ist konfigurierbar
- ▶ Kann initialisiert werden (z.B. mit einem Programm)

- ✓ Schneller als Multiplizierer aus CLBs

- ▶ Eingabe: zwei 18-Bit Zahlen im Zweierkomplement
- ▶ Ausgabe: 36-Bit Ergebnis

- ▶ XC3S200: 12 Stück